ミーティング
ひさびさ．
- 冬休みの間にパイプライン化は終わっていたらしい．Tさんのやつはよくある5段．IさんのやつはCPUが10段パイプライン，FPUも同程度だとか．なんかすさまじいが，Executeステージを細かく分割しているらしい．後で眺めてみよう．
- キャッシュを実装しようと言う話になったようだが，データキャッシュなのかな？ 私はその辺把握してない．
- Newton法を1クロックにまとめてあるFDIVのスライス使用率と遅延がヤヴァイことになってる（笑）ので，やはりマルチサイクル化しないとまずい．SINやSQRTはとりあえずアセンブリで書こうということになった．
- しかしまだSRAMが使えない... ブロックRAMや分散RAM（違うの？（笑））でとりあえず実装してもらって，それを基に動作試験を進めていくことになった．
以上，私に手の出ない話．
