エミュレータ → シミュレータ

実験II

高速化は，5段パイプライン（遅延スロット）はアーキテクチャ係に期待するとして，レイトレだからと安直にSIMD対応をやってみようと思ってる（アーキテクチャ係にはあまり負担にはならないはず）．しかしSSEとかの話を見聞きするに，やはりSIMD命令を付け足す位では劇的な効果は出ないようだ．
という訳でそろそろシミュレータを作り変えなければならん．割ける時間的余裕の中で最も効果のある方針を見出すためには，やっぱりシミュレータは大事だよね... と前から言ってる割に手を動かしてない自分．
ちなみに与えられたベンチマークの結果を最大化するようなアーキテクチャの設計（よくあるインストラクションのうちどれを導入するのが有効か，どれを高速化するのが有効かetc... ）という論文を見つけたので誰か読んでくれ．ちなみにPrologの知識が要るようだ．まぁ要するにAmdahlの法則を細かく見ていったものだと思う．

ところでアセンブラとシミュレータを両方作ってると，自分で一旦2進数に落としてからまた記号列に戻すということをやるのがなんともアホらしい．